• 从 4 个输入中的 1 个进行双 PLL 频率转换

• DPLL 可编程带宽 0.09mHz- 4KHz    

• 数控振荡器模式，频率步进分辨率高达0.001 ppt, 相位调整精度< 1ps    

• 输入时钟无中断切换，支持自动或手动模式，切换时钟产生的最大相位差仅 25 ps    

• 具有<0.5 ns输入至输出延迟变化的内部ZDB模式    

• 支持JESD204B/C 协议

• OTN/PTN    

• BBU/RRU    

• 支持 SyncE 的 100/200/400G/800G 交换机/路由器    

• 小型蜂窝    

• 加速卡

• 较低的相位噪声可最大限度地降低误码率，并增加 56G/112G PAM4 I/O 系统的设计余量    

• 更好的信号完整性可提高设计裕量并缩短上市时间    

• 更高的时钟树集成度可减少系统 BOM 并提高整体可靠性